2.2 Синхронний rs-тригер

Схема RS-тригера дозволяє запам'ятовувати стан логічної схеми, але тому що при зміні вхідних сигналів може виникати перехідний процес (у цифрових схемах цей процес називається "небезпечні перегони"), то запам'ятовувати стан логічної схеми потрібно тільки в певні моменти часу, коли всі перехідні процеси закінчені, і сигнал на виході комбінаційної схеми відповідатиме своїй функції. Це означає, що більшість цифрових схем вимагають сигналу синхронізації (тактового сигналу). Всі перехідні процеси в комбінаційній логічній схемі повинні закінчитися за час періоду синхросигналу , який подається на входи тригерів. Тригери, що запам'ятовують вхідні сигнали тільки в момент часу, обумовлений сигналом синхронізації, називаються синхронними. Принципова схема синхронного RS - тригера наведена на рис. 2.3 таблиця переходів в табл.2.3.

Рис. 2.3 - Схема синхронного RS-триггера

Таблиця 2.3 - Таблиця переходів синхронного RS-тригера

R	S	C	Q(t)	Q(t+1)	Пояснення
0	0	1	0	0	Режим зберігання інформації R = S = 0
0	0	1	1	1
0	1	1	0	1	Режим установлення одиниці S =1
0	1	1	1	1
1	0	1	0	0	Режим установлення нуля R=1
1	0	1	1	0
1	1	1	0	*	R = S = 1 заборонена комбінація
1	1	1	1	*

У таблиці 2.3. під сигналом С (Clock) мається на увазі синхроімпульс. Без синхроімпульсу синхронний RS тригер зберігає свій попередній стан.

Схема двохтактного RS-тригер зображений на рис.2.4.

Рис.2.4. Схема двохтактного RS-тригера

2.3 D - тригер

D-тригер має один інформаційний вхід (D-вхід, delay)(рис.2.5). Бувають тільки синхронні D-тригери. Стан інформаційного входу передається на вихід під дією синхроімпульсу (вхід С).

Рис. 2.5 - Схема D-тригера на основі синхронного RS-тригера

Таблиця переходів D-тригера на основі синхронного RS-тригера зображена в табл. 2.4.

Табл. 2.4 - Таблиця переходів D-тригера

C	D	Q(t)	Q(t+1)	Пояснення
0	*	0	0	Режим зберігання інформації
0	*	1	1
1	0	*	0	Режим запису інформації
1	1	*	1

Якщо на вході D -"1", то по приходу синхроімпульсу Q=1, а якщо на D "0", то Q = 0.

2.4 Лічильний тригер (т-тригер)

Т-тригер має один лічильний інформаційний вхід (рис.2.6). Тригер перемикається щораз у протилежний стан, коли на вхід Т надходить керуючий сигнал. Таблиця станів Т-тригера відображена в табл..2.5

Рис.2.6.Схема Т-тригера

Табл. 2.5 - Таблиця переходів Т тригера

T	Q(t)	Q(t+1)
0	0	0
0	1	1
1	0	1
1	1	0

Реалізація Т тригера на основі D-тригера зображена на рис.2.7.

Рис. 2.7 Схема T- тригера на основі D- тригера

2.5 Універсальний тригер (jk-тригер)

Такий тригер має інформаційні входи J і К, які за своїм впливом аналогічні входам S і R тактуючого RS-тригера:

при J=1, K=0 тригер за тактовим імпульсом С встановлюється в стан Q=1;

при J= 0, К=1 - переключається в стан Q=0;

при J=K=0 - зберігає раніше прийняту інформацію.

На відміну від синхронного RS-тригера одночасна наявність логічних 1 на інформаційних входах не являється для JK-тригера забороненою комбінацією і приводить тригер в протилежний стан. Схема JK-тригера представлена на рис.2.8, таблиця переходів відображена в табл.2.6.

Рис. 2.8 - Схема JK тригера на основі синхронного RS тригера

Табл. 2.6 - Таблиця переходів JK тригера

K	J	C	Q(t)	Q(t+1)
0	0	1	0	0
0	0	1	1	1
0	1	1	0	1
0	1	1	1	1
1	0	1	0	0
1	0	1	1	0
1	1	1	0	1
1	1	1	1	0

Схема двохтактного JK-тригера представлена на рис.2.9.

Рис.2.9 Схема двохтактного JK-тригера

Отже, по характеру реакції на вхідні сигнали тригери поділяють на : асинхронні та синхронні. Асинхронний тригер характеризується тим, що вхідні сигнали діють на вихідний стан безпосередньо з моменту подачі на входи, а в синхронних тригерах – тільки при подачі синхронізуючого сигналу на керуючий вхід С (статичний або динамічний). В синхронних тригерах можуть передбачатися окремі входи S i R для асинхронного установлення тригерів в стан 1 або 0.

Двоступеневі синхронні тригери працюють по принципу двоступеневого запам’ятовування інформації, так як при переміщенні інформації з одного такта в другий, можна записати нову інформацію в I перший такт (рис.2.10).

Рис.2.10. Схема двоступеневого синхронного тригери