- •2.Косвенный переход
- •Дескрипторы
- •Основные характеристики тестов
- •Надёжность тестирования –
- •Однородное ранжирование
- •Ранжирование по методу Хаффмана
- •Формы представления чисел
- •Представление чисел с учетом знака
- •4.1. Сложение с плавающей точкой
- •4.2. Умножение мантисс чисел с плавающей точкой
- •Сложение чисел
- •Система команд
- •Интегральный таймер
- •Программируемый адаптер последовательного интерфейса
- •Схемы управления и защиты памяти
- •Разрядность обрабатываемых данных - 8; 16; 32
- •Разрядность обрабатываемых данных - 8; 16; 32
- •80486Dx – 32 разрядный процессор 80486 с встроенным сопроцессором
- •80486Sx -- 32 разрядный процессор 80486 без сопроцессора
- •80486Dx2 – частота cpu увеличена в 2 раза по сравнению с шиной.
- •80486Dx4 -- частота cpu увеличена в 2,5 (3) раза по сравнению с шиной.
- •Для увеличения объёма convention memory осуществляют перемещение dos, резидентных программ и драйверов в расширенную память.
- •Существуют две системы нумерации секторов на диске:
- •Pause [сообщение] -- приостановка выполнения bat-файла и выдача сообщения
- •73. Управление дисками и каталогами в ms-dos.
- •Триггеры с управлением по фронту
- •Приведена схема мультиплексора 4 в 1
- •После заполнения таблицы можно перейти к синтезу комбинационной схемы r- го вычислителя I – го разряда регистра.
- •2.1.2. Комбинаторная мера.
- •2.1.3. Аддитивная мера Хартли.
- •2.2.3. Условная энтропия.
- •2.2.4. Энтропия и информация.
- •3.2. Выбор частоты отсчётов при дискретизации.
- •3.3. Квантование по уровню.
- •Теорема 1
- •Теорема 2
- •4.4. Оптимальное кодирование.
- •Например: Дан восьмибуквенный первичный алфавит, известны безусловные вероятности для символов первичного алфавита.
- •4.6.2. Циклические коды.
- •1. Семантический разрыв между архитектурой эвм и уровнем решаемых задач
- •1.1. Физическая и виртуальная эвм
- •1.2. Семантический разрыв между физической и виртуальной эвм
- •1.3. Уменьшение семантического разрыва
- •1.4. Векторная обработка данных
- •2. Основы горизонтальной и вертикальной обработки информации
- •2.1. Характеристика горизонтальной и вертикальной технологий
- •2.2. Вертикальные операции и устройства
- •2.2.1. Операция вертикального сложения.
- •2.2.2. Операция деления количества единиц.
- •2.2.3. Операция упорядочения единиц.
- •2.2.4. Примеры выполнения вертикальных операций.
- •3. Использование матричного параллелизма в архитектуре эвм
- •3.1. Матричный параллелизм на системном уровне
- •3.1.1. Однородные матричные процессоры.
- •3.1.2. Периферийные матричные процессоры.
- •3.2. Матричный параллелизм на схемном уровне
- •3.2.1. Параллельные сдвигатели.
- •3.2.2. Параллельные сумматоры.
- •3.2.3. Матричные умножители
- •3.2.4. Матричные делители.
- •№114 Матричные системы
- •№117 Многомашинные системы
- •№121 Стандарт скоростной оптической магистрали fddi.
- •152. Принцип управления по хранимой микропрограмме. Операционно-адресная структура микрокоманды.
- •Основная задача свв – организация обменом информации между оп эвм и пу.
- •К основным функциям свв относят следующие:
- •166. Формирование речевых сообщений по правилам и по образцам. Способы сжатия информации в устройствах ввода-вывода речевых сообщений.
Триггеры с управлением по фронту
Ограничения, кот. наложены на времена изменения информации в MS тр. создают сложности для проектировщиков. Тр. с управлением по фронту не имеют таких ограничений. В таких тр. без появления ошибок можно изменять информационные сигналы при любом уровне тактирующего сигнала. Среди тр. с динамическим управлением распространена т.н. схема трёх триггеров.
Схема представляет собой элементарный RS тр. На элементах (2,3,5,6). Она восприимчива к приёму информации только при С=1. Нам необходимо чтобы такая восприимчивость существовала в течении короткого промежутка времени после изменения тактового сигнала с 0 на 1. Достигнуть этого можно путём запоминания сигнала, который существовал к моменту прихода тактового импульса. Запомнить этот сигнал можно подавая его через дополнительный запоминающий тр. К схеме добавлены элементы (1,4), включённые по схеме триггеров. И в схеме появляются 3 простейших триггера: 1,2; 3,4;5,6.
Если С=0, схема заперта, на выходах 2 и 3 – 1, которая никак не воздействует на входы 5 и 6, вся система переходит в режим хранения информации.
Если С=1,S=1,R=0, на выходе 4 будет 1. На входах элемента 3 происходит совпадение 1, выход элемента 3 принимает значение 0, тем самым основной тр. ( 5,6) устанавливается в 0. Одновременно 0 с выхода 3 подаётся на вход 4, блокируя воздействия по входуR, т.е. любое изменение информации по этому входу на тр. Воздействия не оказывает. Данная схема критична при одновременной подаче сигналов на входыR иS. Для его устранения обычно вводится дополнительная связь ( пунктир). При таких связях в схеме появляется ещё один тр., который блокирует возможность ошибок.
№85 Шифраторы и дешифраторы
Шифратор – это комбинационная схема, которая преобразует унитарный код в позиционный. Если есть сигнал на каком то из входов, то на выходе комбинационной схемы должна быть сформирована комбинация сигналов на 4 – х выходах соответствующая номеру входа и записанная в двоичной системе.
X0 |
X1 |
X2 |
X3 |
X4 |
X5 |
X6 |
X7 |
X8 |
X9 |
A |
B |
C |
D |
1 |
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
0 |
|
1 |
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
|
|
1 |
|
|
|
|
|
|
|
0 |
0 |
1 |
0 |
|
|
|
1 |
|
|
|
|
|
|
0 |
0 |
1 |
1 |
|
|
|
|
1 |
|
|
|
|
|
0 |
1 |
0 |
0 |
|
|
|
|
|
1 |
|
|
|
|
0 |
1 |
0 |
1 |
|
|
|
|
|
|
1 |
|
|
|
0 |
1 |
1 |
0 |
|
|
|
|
|
|
|
1 |
|
|
0 |
1 |
1 |
1 |
|
|
|
|
|
|
|
|
1 |
|
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
1 |
1 |
0 |
0 |
1 |
Схема шифратора реализует схему логического сложения:
А=X8+X9 B=X4+X5+X6+X7 C=X2+X3+X6+X7 D=X1+X3+X5+X7+X9
Дешифратором называется комбинационный преобразователь позиционного кода в унитарный код.
A |
B |
C |
D |
Y0 |
Y1 |
Y2 |
Y3 |
Y4 |
Y5 |
Y6 |
Y7 |
Y8 |
Y9 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
0 |
0 |
0 |
1 |
|
1 |
|
|
|
|
|
|
|
|
0 |
0 |
1 |
0 |
|
|
1 |
|
|
|
|
|
|
|
0 |
0 |
1 |
1 |
|
|
|
1 |
|
|
|
|
|
|
0 |
1 |
0 |
0 |
|
|
|
|
1 |
|
|
|
|
|
0 |
1 |
0 |
1 |
|
|
|
|
|
1 |
|
|
|
|
0 |
1 |
1 |
0 |
|
|
|
|
|
|
1 |
|
|
|
0 |
1 |
1 |
1 |
|
|
|
|
|
|
|
1 |
|
|
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
1 |
|
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
1 |
Y0=ABCD, Y1=ABCD, Y2=ABCD,…., Y9=ABCD
На базе дешифратора можно синтезировать комбинационные схемы. Рассмотрим синтез простейшей КС: Y=X1X2X3X4 + X1 X2 X3 X4 +X1 X2 X3 X4
№86 Мультиплексор.
Это конструктивный элемент с одним выходом и двумя группами входов. Это адресные входы и выходы данных. Функционирование мультиплексора может быть описано:
F=x0ym-1ym-2….y1y0+x1ym-1ym-2….y1y0 + ….