2. Разработка топологии шестиразрядного параллельного регистра

D-триггер является встроенным примитивом программы Microwind. Топология данного элемента находиться в стандартном файле dreg.msk и представлена на рисунке 5. Временные диаграммы, полученные в результате моделирования рассматриваемого триггера, представлены на рисунке 6. Их анализ позволяет сделать вывод что активным фронтом сигнала синхроимпульса является задний фронт, а активным уровнем сигнала сброса – уровень логической единицы.

Рисунок 5 – Топология D-триггера

Согласно рисунку 1, многоразрядные параллельные регистры могут быть получены путем соединения соответствующего разрядности количества D-триггеров. Топология данных узлов были получены путем загрузки стандартных топологий триггеров в файл проекта с последующим формированием металлических соединений. Топология шестиразрядного параллельного регистра представлена на рисунки 7 и на рисунке 8 результат моделирования шестиразрядного параллельного регистра.

Рисунок 6 – Результат моделирование D-триггера.

Таким образом, была разработано топология, проведены моделирование и проверка на соответствие правилам проектирования для элементов. При этом был использован метод конструирования ИС на основе библиотечных элементов.

Следует отметить, что сигналы синхронизации и сброса, а также напряжение питания и нулевой потенциал являются общими для всех компонентов схемы. Поэтому были сформированы соответствующие проводящие шины, к которым подключались указанные выводы каждого из элементов схемы.

После получения конечной топологии разрабатываемого блока была проведена автоматическая проверка соблюдения правил проектирования, которая не выявила нарушений.

Подобный подход позволяет существенно сократить временные затраты на проектирование функциональных узлов микросхем и уменьшить вероятность ошибки, вызванной человеческим фактором.

Рисунок 7 – Топология шестиразрядного параллельного регистра

Рисунок 8 - Результат моделирование шестиразрядного параллельного регистра

3. Проверка выполнения правил проектирования топологии и требований технического задания.

Как отмечалось выше, проверка правил проектирования топологии проводилась на каждом этапе разработки шестиразрядного параллельного регистра с помощью средств программы Microwind, поэтому топология рассматриваемого на рисунке 7, полностью соответствует заданным требованиям.

На рисунке 9 представлена топология n-МОП-транзистора, использовавшегося в схеме шестиразрядного параллельного регистра. Как следует из рисунка, отношение ширины проводящего канала транзистора к его длине равно 4, что соответствует требованием ТЗ.

Рисунок 9 – Топология n-МОП-транзистора

Площадь, занимаемая компонентом ИС на подложке, является одним из важнейших параметров, обеспечивающих экономическую эффективность разрабатываемого устройства. Следует отметить, что стоимость большинства современных микросхем рассчитывается на основе площади, занимаемой топологией схемы на полупроводниковом кристалле.

На рисунке 10 представлена топология шестиразрядного параллельного регистра с координатными осями, позволяющими вычислить занимаемую устройством площадь. Градуировка осей выполнена в единицах минимального топологического размера разработанной схемы. Как следует из рисунка, длина участка кристалла, занимаемого рассматриваемым узлом, составляет около 2300 , а ширина – около 350 . Тогда общая площадь, занимаемая топологией, составляет около 80 500 мкм², что меньше предельного значения, указанного в ТЗ.

Рисунок 10 – Топология МОП-транзистора с осями, иллюстрирующими ее линейные размеры.

Еще одним фактором, влияющим на стоимость ИС, является количество используемых слоев металлизации. Согласно ТЗ, при проектировании топологии шестиразрядного параллельного регистра недопустимо использование более 3 слоев металлизации. Выполнение данного требования было достигнуто путем использования слоев metal 1, metal 2 и metal 3 при разработке топологии рассматриваемого функционального узла.

Таким образом, разработанная топология шестиразрядного параллельного регистра полностью соответствует всем требованиям ТЗ.

Заключение

В ходе выполнения курсового проекта была разработана топология интегрального шестиразрядного параллельного регистра. Данное устройство может использоваться как функциональный узел в составе сверхбольших ИС. Проектирование осуществлялось заказным методом с использованием библиотечных элементов в САПР Microwind. Возможности данной программы позволили выполнить проверку топологии на соответствие правилам проектирования и требованиям ТЗ, а также провести моделирование работы устройства в статическом и динамическом режимах работы.

Следует отметить, что использование САПР Microwind является целесообразным только для решения учебных задач. Отсутствие полноценного компилятора языка описание электронной аппаратуры Verilog в данной программе не позволяет описывать сложные многоуровневые функциональные блоки в поведенческом, структурном и потоковом стилях. Трассировка соединений между библиотечными элементами может быть осуществлена только вручную, что приводит к повышению вероятности возникновения ошибок и усложнению процессов их поиска и устранения.