- •Архитектура эвс (8 часов)
- •1.2. Вычислительная система.
- •1.3. Основные характеристики и области применения эвм различных классов.
- •1.4. Структуры машинных команд. Основные стадии выполнения команды. Базовая система машинных операций. Адресация.
- •2. Функциональная и структурная организация процессора (8 часов)
- •2.1. Центральный процессор вычислительной машины, управляемый микропрограммой.
- •Устройства управления с программируемой логикой
- •Устройство управления с жесткой логикой
- •Машины с сокращенным набором команд
- •2.2.2. Многопроцессорные системы. Сопроцессоры. Процессоры цифровой обработки сигналов. Транспьютеры. Матричные процессоры.
- •Сопроцессоры
- •Процессоры цифровой обработки сигналов
- •Транспьютеры
- •Матричный процессор
- •2.3. Организация эвм (6часов)
- •2.3.1. Иерархическая структура памяти. Основная память машины. Сверхоперативное запоминающее устройство. Внешняя память, расслоение памяти.
- •2.3.2. Ассоциативная память. Организация кэш памяти. Структура. Алгоритмы замены.
- •2.3.3. Страничная и сегментная структура памяти.
- •2.4. Организация обмена данными в эвм (6 часов)
- •2.4.1. Программный обмен данными. Организация прерываний. Прямой доступ в память.
- •2.4.2. Организация ввода-вывода. Сопроцессоры ввода-вывода. Периферийные устройства.
- •2.4.3. Архитектурные особенности организации эвм различных классов.
- •1. Способы обмена данными. Принцип программного обмена данными. Обмен по прерываниям. Обмен в режиме прямого доступа к памяти.
- •2.4.3. Архитектурные особенности организации pc различных классов
- •6. Сети эвм (2 часа)
Устройства управления с программируемой логикой
Схема микропрограммного управления изображена на рис. 2.1.4. Управляющие сигналы Vi , соответствующие каждый своей микрооперации, будут поступать в операционный блок (АЛУ, ПЗУ, ОЗУ) с управляющей матрицы С. Матрица С, управляющая, и матрица S – память микропрограмм, представляют собой ПЗУ. В простейшем случае ПЗУ реализуется как горизонтальные и вертикальные шины, связанные между собой в нужных точках через диоды или перемычки, прожигаемые при программировании в процессе изготовления микропроцессорной БИС. Чтобы не загромождать рисунок, элементы связи между горизонтальными и вертикальными шинами ПЗУ - диоды или перемычки - показаны условно в виде жирных точек. Вертикальные выходные шины матрицы С являются линиями управляющей, шины операционного блока. Каждая линия соответствует одному из управляющих сигналов микроопераций V1, V2,..., Vi,..., Vm. Появление сигналов на шине инициирует выполнение соответствующей микрооперации в АЛУ. Вертикальные шины матрицы S устанавливают определенный код в регистре номера (адреса) микрокоманды РгНМК. В момент поступления синхросигнала дешифратор Дш в соответствии с l-разрядным кодом на РгНМК возбуждает одну из 2n горизонтальных шин (на рис. 2.1.4 - это шина номер 3, она показана жирной чертой) . Когда горизонтальная шина возбуждена, она, в свою очередь, возбуждает отмеченную точкой (или отмеченные точками) вертикальную (вертикальные) шину управления матрицы С, задавая, таким образом, последовательность управляющих сигналов, соответствующих набору микроопераций, выполняемых в данном машинном такте ТТj. Одновременно эта горизонтальная шина возбуждает соответствующие вертикальные шины матрицы S, устанавливая в РгНМК номер горизонтальной шины и тем самым номер микрокоманды, которая должна выполняться в следующем такте ТTj+1. Таким образом, задаётся набор микроопераций, то есть микропрограмм, выполняемых в данном цикле. Задержка введена для устранения «гонок» сигналов. Ветвление в микропрограмме, то есть условный переход по некоторому условию, реализуется триггером условия, принимающим состояние и выдающим сигнал, зависящий от результата проверки в АЛУ условия (значения входного осведомительного сигнала или логической функции входных сигналов), заданного в предыдущем (одном из предыдущих) такте. В зависимости от того, выполняется или не выполняется проверяемое условие, триггер Тг возбуждает одно из ответвлений горизонтальной шины в матрице S, тем самым задавая тот или иной номер следующей микрокоманды.
Рисунок 2.1.4. Схема микропрограммного управления
Матрицы С и S могут быть реализованы в виде памяти микропрограмм (микрокоманд) - ПМК, в которой отдельные слова соответствуют микрокомандам, иначе говоря, горизонтальным шинам, а точки на этих шинах - значениям «логическая 1» в соответствующих разряда r этих слов. Для хранения микропрограмм естественно использовать постоянные памяти (память только для считывания), так как после разработки и проверки микропрограммы практически не изменяются. Кроме того, ПЗУ обладают большим быстродействием, чем ЗУ с произвольным обращением, что весьма существенно для ПМК, так как в процессе выполнения команды выполняемой программы задачи производится много обращений к ПМК за очередными микрокомандами. При проектировании устройств управления метод микропрограммирования упрощает разработку самой МПС, изготовление, наладку и эксплуатацию, а также снижает стоимость аппаратуры. Ценность микропрограммирования в УУ с программируемой логикой управления (с «гибкой» логикой) состоит и в том, что каждый пользователь может сконструировать себе из микропрограмм тот набор команд, который наиболее годен для его конкретной задачи. Переход от одного набора команд к другому достигается путем простой замены информации в ЗУ без каких-либо переделок в аппаратуре. Это достигается применением вместо постоянного ЗУ ПМК программируемого либо перепрограммируемого ЗУ (РПЗУ или ППЗУ соответственно). Возможна также замена БИС ПЗУ на ПЗУ с другой микропрограммой.
К числу микропроцессорных комплектов, в которых устройства управления реализованы в виде отдельного узла с использованием ПЗУ или РПЗУ в качестве памяти микрокоманд, относятся секционные (секционируемые) МП БИС серий К583, К584 К587, К589, К1800, КР1802, К1804, К1883.