Схемотехника / Учебники и методички / lect14_m5_vt_vt_aloiscevm_niy06

Если данная конкретная схема (см. рис.5.3) используется для сравнения 13-тиразрядных чисел, то на «свободные» информационные входы ai и bi микросхем необходимо подать любые одинаковые наборы, причём в качестве «свободных» можно использовать как старшие, так и младшие разряды или любые промежуточные. Это правило распространяется и на все другие структуры компараторов. Последние можно получить, если использовать микросхему четырёхразрядного компаратора в режиме преобразователя двух пятиразрядных слов в два одноразрядных слова с сохранением между ними отношений «меньше», «равно», «больше».

Рассмотрим, какие два из трёх выходов F<, F= и F> надо взять в качестве двух одноразрядных слов. Очевидно, что равенство двух одноразрядных слов может быть представлено комбинациями 00 или 11. Так как при отношении А = В устанавливаются выходные сигналы F< = 0, F= = 1 и F> = 0, в качестве двух одноразрядных слов нужно выбрать сигналы F< и F>, в данной ситуации обеспечивающие комбинацию 00. Следовательно, с учётом сказанного выше и пятые информационные

разряды (самые младшие из пяти!) должны подаваться на входы f и f , причём для сохранения отношений необходимо подавать разряд числа a0 на вход f , а числа b0 на вход f . Из табл.5.2 видно, что при

А = В идентично транслируются на выходы F< и F> все четыре комбинации входов f и f независимо от сигнала на входе f .

На рис.5.4 показана структура для реализации 16-разрядного компаратора, в которой три младшие микросхемы работают в режиме преобразователя двух пятиразрядных слов в два одноразрядных. Расширительные входы старшей микросхемы можно использовать в качестве управляющих в соответствии с табл.5.3. Выход F< любой микросхемы соединяется с информационным входом b0 следующей (более старшей) микросхемы, а выход F> - с a0, что обеспечивает трансляцию сигналов отношения, выработанных в младших разрядах, на выход. Единственное преимущество данной структуры - более просто развести печатную плату, чем для схемы, представленной на рис.5.3, из-за меньшего числа связей между микросхемами.

Существенным недостатком структур, представленных на рис.5.3 и рис.5.4, является последовательное соединение микросхем, что приводит к возрастанию задержек распространения сигналов. Применяя параллельное (каскадное) соединение микросхем, можно значительно снизить эти задержки.

дцатиразрядных чисел. Здесь на расширительные входы микросхем DD1 - DD4 подаются константные сигналы, а расширительные входы DD5 можно использовать в качестве управляющих и подавать на них сигналы в соответствии с табл.5.3, т.е. здесь микросхемы DD1 - DD4

используются как преобразователи двух четырехразрядных слов в два одноразрядных. Подавая на расширительные входы DD1-DD4 информационные разряды, можно получить двадцатиразрядный компаратор.

Добавив еще одну микросхему, можно реализовать двадцатичетырёхразрядный компаратор. Соответствующая схема приведена на рис.5.6. Здесь расширительные входы микросхемы DD5, обрабатывающей младшие разряды сравниваемых слов, могут быть использованы как управляющие в соответствии с табл.5.3.

На входы f микросхем DD1 - DD4 безразлично что подавать (см. табл.5.2), на входы f надо подавать разряды числа А, а на f - разря-

ды числа В. Индексация всех разрядов сравниваемых слов отражена на рис.5.6. В работоспособности данной структуры легко убедиться, рассмотрев несколько простых примеров, в которых выявляются отноше-

ния F<, F= и F>.

Преимуществом структур, представленных на рис.5.5 и рис.5.6, является то, что входные сигналы последовательно проходят только через две микросхемы.

Подчеркнём еще раз, несмотря на то, что на входы микросхем DD1 - DD4 подаются пять информационных разрядов (см. рис.5.6), от-

дельно взятая микросхема не может быть использована как пяти-

разрядный компаратор (возможность такого использования с дополнительными логическими элементами здесь не рассматривается). Микросхемы DD1 - DD4 в структуре, приведённой на рис.5.6, не срав-

нивают два пятиразрядных числа a3a2a1a0 f и b3b2b1b0 f , а преобразо-

вывают их соответственно в два одноразрядных числа F> и F< с сохранением над ними отношений «меньше», «равно», «больше».

одноразрядных числа с сохранением над ними отношений «меньше», «равно», «больше» (выходы F> и F< микросхемы DD6). Тогда, если вместо микросхем DD1 - DD4 использовать эти 25-разрядные преобразователи, а вместо DD5 - всю эту структуру (т.е. схему, представленную на рис.5.6), то, применяя 31 микросхему (5·6 +1), можно построить компаратор двух 124-разрядных чисел (25·4 + 24), в котором последовательно включены только три микросхемы.

1.2.Структуры на микросхеме К555СП1 (SN74LS85N)

Вмикросхеме К555СП1 (SN74LS85N) выходные сигналы реализованы по уравнениям (5.6), (5.8) и (5.11), причём выражения (5.8) и (5.6)

вразвернутой форме имеют соответственно вид

F a3 b3 a3 b3 a2 b2 a3 b3 a2 b2 a1b1

a3 b3 a2 b2 a1 b1 a0 b0 f

a3 b3 a2 b2 a1 b1 a0 b0 f ,

Представляет интерес выяснить, как зависят выходные сигналы от всех возможных наборов расширительных входов при различном отношении между информационными входами (А < B, A = B, A > B) для данной микросхемы. Используя уравнения (5.10), (5.15) и (5.16), составим таблицу истинности (табл.5.4) и проанализируем её, не обращая внимания пока на три самых правых столбца, выделенных условием «А = В (чётн.)».

Таблица 5.4

Таблица истинности для ИС К555СП1 (SN74LS85N)

К555СП1 (SN74LS85N)

Прежде всего отметим, что выходные сигналы F< и F> при выполнении условий соответственно A < B и A > B никак не зависят от сигналов

f , f и f , а любые наборы расширительных входов при А = В одно-

значно (идентично) не транслируются на выходы микросхемы. Однако, поскольку комбинации сигналов F<F=F> вида 100, 010 и 001 младшей микросхемы при выполнении условия А = В на следующей за ней старшей микросхеме транслируются на выход последней, на данной микросхеме можно строить компаратор по структуре, приведённой на рис.5.3.

Выясним, работает ли эта микросхема в режиме преобразователя разрядности кодов. Из табл.5.4 при А = В следует, что пара сигналов f

и f транслируется на соответствующие выходы только при f= = 0 по

алгоритму: 00→11, 01→01, 10→10, 11→00, т.е. и данная микросхема работает в режиме преобразователя кодов. Преобразование 00→11 и наоборот никак не сказывается на трансляции отношения «равно», однако влияет на формирование выходных сигналов F< и F> в цепочке последовательно соединенных микросхем и содержащих нечётное или чётное их число. Этим объясняется появление трёх правых столбцов в табл.5.4, в которых приведены значения выходных сигналов при чётном числе последовательно соединенных микросхем.

Что надо подавать на расширительные входы младшей микросхемы (рис.5.3) зависит от того, какие отношения необходимо получить на выходе и какое число микросхем включено последовательно - нечётное или чётное. Это отражено в табл.5.5, полученной на основе табл.5.4. Так

как в табл.5.5 представлены все 8 наборов сигналов f , f и f , то

любые другие комбинации сигналов на выходах F<, F= и F> не могут быть реализованы (напомним, что комбинация ×1× покрывает четыре набора 010, 011, 110 и 111).

Таблица 5.5

Установление выходных соотношений для ИС К555СП1 (SN74LS85N)

*- нечётное число микросхем;

**- чётное число микросхем.

На основании рассмотренного можно записать следующие выражения:

F> = F≥ при f f f = 00× (нечётное число микросхем); F≥ при f f f = ×01 (чётное число микросхем).

Итак, на микросхеме К555СП1 можно реализовать все структуры, приведённые на рис.5.3 - рис.5.6 [22], нужно помнить только, что на

вход f всех микросхем, работающих в режиме преобразователя кодов,

необходимо подавать 0, а управляющие сигналы устанавливать в соответствии с табл.5.5. Аналогично работают микросхемы К530СП1,

КР531СП1, К533СП1, КР1533СП1.

1.3.Структуры на микросхеме 564ИП2 (CD4585AK)

Вмикросхеме 564ИП2 выходные сигналы реализуются по уравнениям (5.6), (5.9) и (5.10), причём уравнение (5.6) имеет вид

где в качестве переменных F< и F= выступают непосредственно выходные сигналы.

Выясним зависимость выходных сигналов от всех возможных наборов сигналов на расширительных входах при различном отношении между числами, подаваемыми на информационные входы. Используя уравнения (5.9), (5.10) и (5.17), составим таблицу истинности (табл.5.6) и проанализируем её.

Выходной сигнал F< при выполнении условия А < B никак не зависит от сигналов f , f и f , а сигнал F> принимает единичное значе-

ние при выполнении условия А > В только при f =1 и никак не зависит от сигналов f и f . Из уравнений (5.10) и (5.17) и из табл.5.6 видно,

что для получения на выходе сигналов F= и F> на входах необходимо установить комбинацию f f = 11. Однако такой набор идентично не

транслируется на выход при выполнении условия А = В. Это говорит о том, что на микросхемах 564ИП2 нельзя построить структуру, показанную на рис.5.3.