KonspLektsy

Получили еще одну из операций булевой алгебры. Она называется сумма по модулю два. По этому принципу производится алгебраическое сложение двух одноразрядных чисел.

На рисунке 2.1 приведена функциональная схема устройства неравнозначности, построенная на логических элементах И, ИЛИ, НЕ.

Рис.2.1 Логическая схема устройства неравнозначности.

Для построения устройства неравнозначности можно применить логические элементы ИЛИ-НЕ или И-НЕ, каждый из которых, как известно,

образует функционально полную систему элементов. В этом случае структурную формулу необходимо предварительно преобразовать к виду, удобному для реализации схемы с помощью этих элементов. Перейдем к базису И-НЕ:

F AB AB AB AB AB AB

Схема в базисе И-НЕ показана на рис. 2.2.

&A &

Рис.2.2 Логическая схема устройства неравнозначности в базисе И-НЕ

22

В случае двух входных сигналов функцию сумма по модулю два можно реализовать на элементе “ исключающее ИЛИ ”, логика работы которого состоит в следующем: на выходе единица, когда на входах присутствует только одна единица.

Условное графическое изображение такого элемента:

Элемент “Четность” (устройство равнозначности)

Логика работы такого элемента следующая: единица на выходе присутствует при четном количестве единиц на входе.

Условное графическое изображение такого элемента:

x2

xn

В простейшем случае элемент “Четность” представляет собой устройство равнозначности: устройство с двумя входами, на выходе которого сигнал 1

появляется только в том случае, когда сигналы на входах равны.

Таблица истинности и логическая функция, описывающая работу устройства равнозначности:

В случае двух входных сигналов функцию сумма по модулю два с инверсией можно реализовать на одноразрядном компараторе.

Условное графическое изображение одноразрядного компаратора:

23

Элементы четности и нечетности являются базовыми при построении сумматоров, а также цепей контроля четности или нечетности цифровых кодов.

Полусумматор.

Полусумматор – логическая схема с двумя входами и двумя выходами,

предназначенная для суммирования двух одноразрядных чисел.

Таблица истинности полусумматора:

Запишем выходные функции. По выходу суммы реализуется суммирование по модулю два, а по выходу переноса - конъюнкция входных переменных.

S x1 x2

Р x1 x2

Покажем логическую реализацию и условное графическое изображение полусумматора:

24

Полусумматор не может использоваться для сложения многоразрядных чисел, т.к. не имеет входа переноса из предыдущего разряда. Однако на нем можно суммировать младшие разряды многоразрядных чисел.

Полный сумматор

Полный сумматор – логическая схема, имеющая три входа: два из них предназначены для разрядов суммируемых чисел, а третий – для возможной единицы переноса, образовавшейся при сложении чисел предыдущего разряда.

Как и полусумматор, полный сумматор имеет два выхода: выход суммы и выход переноса. Таким образом, полный сумматор – это логическая схема для суммирования двух многоразрядных двоичных чисел..

Составим таблицу истинности для полного сумматора одноименных разрядов двух многоразрядных чисел

S x2 x1 Pi 1 x2 x1 Pi 1 x2 x1 Pi 1 x2 x1 Pi 1 Pi 1 (x2 x1 x2 x1 )

(x2 x1 x2 x1 )Pi 1 (x1 x2 )Pi 1 (x1 x2 )Pi 1 (x1 x2 )Pi 1 x1 x2 Pi 1 Pi x2 x1 Pi 1 x2 x1 Pi 1 x2 x1 Pi 1 x2 x1 Pi 1 x2 x1 Pi 1 (x2 x1 )

Видно, что схема полного сумматора реализуется на двух полусумматорах и элементе ИЛИ:

25

Полученная схема не является оптимальной. Попытаемся ее минимизировать. Для этого составим карты Карно для выходов суммы и переноса.

Pi x1 x2 x1 Pi 1 x2 Pi 1

Выражение для суммы не упрощается. Попробуем все же уменьшить число переменных в конъюнкциях, используя следующую идею: будем использовать полученное значение переноса как вспомогательный аргумент для вычисления суммы. Напротив наборов аргументов, которые являются нереальными, будем ставить знак неопределенности.

26

Рис.2.5

Таким образом, на выходе полного сумматора реализуется система функций

S Pi 1 Pi x1 Pi x2 Pi Pi 1 x2 x1 Pi x1 x2 x1 Pi 1 x2 Pi 1

Построим схему на элементах 2-2-2-3И-ИЛИ-НЕ и покажем условное обозначение полного сумматора:

27

2.2 Сумматоры многоразрядных чисел.

Сумматоры выполняют арифметическое сложение и вычитание чисел.

Сумматоры имеют самостоятельное значение, а также являются ядром схем арифметико-логических устройств. Разработано множество вариантов построения сумматоров. Рассмотрим некоторые из них.

Последовательный сумматор.

устройство задержки на один такт, которое

реализуется на D-триггере. Суммируемые числа на сумматор подаются в последовательном коде по тактам, начиная с младшего разряда.

Время выработки суммы: t = n·tSM ,

где n – число разрядов;

tSM – время суммирования в одноразрядном сумматоре.

Недостаток: тратится много времени на сложение многоразрядных чисел.

Параллельный сумматор с последовательным переносом.

В параллельных сумматорах происходит суммирование чисел в параллельном коде, результат выдаётся в параллельном коде.

Параллельный сумматор с последовательным переносом (рис.2.8)

содержит цепочку полных сумматоров, соединенных последовательно по цепям переноса. Количество полных сумматоров определяет разрядность суммируемых чисел.

28

В таком сумматоре суммирование осуществляется за один такт и быстродействие схемы определяется временем распространения сигнала переноса вдоль цепи одноразрядных сумматоров.

Параллельный сумматор с параллельным переносом.

Такие сумматоры разработаны для получения максимального быстродействия. Они не имеют последовательного распространения переноса вдоль разрядной сетки, во всех разрядах результаты вырабатываются одновременно.

Сигналы входного переноса для данного разряда вырабатываются специальными блоками переноса CR0…CRn-1 (от слова carry – перенос), на входы которых поступают все переменные, необходимые для выработки переноса (это внешний входной перенос и значения всех разрядов слагаемых,

младших относительно данного). Одноразрядные сумматоры в такой структуре упрощены (отсутствует выход переноса).

Рассмотрим общую структуру параллельного сумматора с параллельным переносом (рис.2.9).

Рис. 2.9 Структура параллельного сумматора с параллельным переносом

29