Skhemotekhnika_Bassalin

45

Рис.2.16. Таблица истинности для одноразрядного сумматора

Схемная реализация полученных логических функций представлена на рис.2.17. Условное обозначение одноразрядного комбинационного сумматора изображено на рис.2.18.

46

&

1

pi

&

Рис.2.17. Схема одноразрядного комбинационного сумматора

Многоразрядные сумматоры, формируемые из одноразрядных, по принципу организации переноса подразделяются на сумматоры с последовательным (сквозным),

параллельным и комбинированным переносом.

Сумматор с последовательным переносом строится путем последовательного соединения по цепям переноса необходимого числа одноразрядных сумматоров (рис.2.19).

У сумматора с последовательным переносом время суммирования определяется временем распространения сигнала

47

переноса через всю схему. Поэтому с увеличением разрядности сумматора его быстродействие снижается.

ai SM

s

bi

p

pi-1

Рис.2.18. Условное обозначение одноразрядного комбинационного сумматора

Максимально увеличить быстродействие позволяет сумматор с параллельным переносом (рис.2.20). Составляющие его одноразрядные сумматоры работают одновременно, получая входные сигналы переноса от специальной схемы, называемой

схемой ускоренного переноса. Эта схема формирует сигналы переноса во все разряды одновременно.

Схемы управления переносом для сумматоров с числом разрядов более четырех оказываются очень громоздкими. Для достижения приемлемого компромисса между быстродействием и аппаратной сложностью применяются схемы комбинированного переноса. Это так называемые сумматоры групповой структуры.

В них схема общей разрядности n делится на k групп разрядности m (n = k m). Внутри групп и между группами могут

48

использоваться различные виды переносов. Детально с основными вариантами организации групповых сумматоров можно ознакомиться по источнику [2].

43

44

Рис.2.19. Структура сумматора с последовательным переносом

44

Рис.2.20. Структура сумматора с параллельным переносом

45

Арифметико-логическое устройство (АЛУ, ArithmeticLogic Unit, ALU) выполняет ряд базовых логических и арифметико-логических операций (микроопераций) над словами, позволяющих воспроизводить функции произвольной сложности. АЛУ имеет в своем составе сумматор, схемы базовых логических операций, а также схемную логику, обеспечивающую дополнительные функциональные возможности и перестройку с одной операции на другую. АЛУ, оперирующее n-разрядными словами, обычно строится из одноразрядных АЛУ с формированием последовательных или параллельных переносов. Для иллюстрации базовых принципов построения и функционирования АЛУ рассмотрим одноразрядную структуру, представленную на рис. 2.21.

Предложенная схема способна формировать на выходе F

Выбор той или иной функции определяется управляющим кодом C0C1, в результате дешифрации которого активизируется соответствующая линия разрешения, пропускающая на выход F вычисленное значение выбранной функции.

В схеме предусмотрена также возможность делать a и b равными нулю с помощью отрицаний сигналов разрешения ENa (Enable a) и ENb (Enable b), соответственно. Активизируя сигнал INVa, можно получить на выходе при разрешающих сигналах ENa , ENb и управляющем коде C0C1 = 01 значение функции

_

F = a b .

Объединение необходимого числа одноразрядных АЛУ с формированием последовательных или параллельных переносов (для обеспечения операции арифметического сложения) позволяет получить АЛУ требуемой разрядности. Управление полноразрядным АЛУ осуществляется шестью сигналами: INVa, ENa , ENb , C0 , C1 и INC. Сигнал INC (увеличение на единицу)

46

подается на вход переноса младшего одноразрядного АЛУ. Комбинируя значения управляющих сигналов можно настраивать АЛУ на выполнение различных функций, некоторые из которых представлены в таблице на рис.2.22.