ЛЕКЦИЯ 4

Si = abp v abp v abp v abp;

Рi = abp v abp v abp v abp

Преобразование этих выражений приводит к следующим зависимостям:

Si = p(ab\/ab)\/b(ap\/ap)\/a(bp\/bp)= p(a b) vb (а р) v а(b р); Pi= ab\/ap\/bp.

В приведенных выражениях индексы у переменных в правых частях уравнений опущены.

Из анализа логических зависимостей видно, что структурная схема i-го разряда сумматора требует включения в свой состав трех схем сравнения для формирования разрядной суммы и шести схем совпадения (рис.4.6).

Структурная схема многоразрядного комбинационного сумматора на электрических схемах изображается в виде рис.4.7.

Аi . SM Si

bi

Pi Pi

11

триггер. Одиночные триггеры этого типа часто используются в различных блоках управления. В асинхронных RS-триггерах имеется один существенный недостаток, обусловленный логикой их построения, т.е. в них сигналы R и S должны быть разнесены во времени. Дополнение этого триггера комбинационными схемами синхронизации на входе и выходе позволяет получить триггеры с более сложной логикой работы: синхронные RS-триггеры, Т-, JK-, D- триггеры и целый ряд комбинированных RST-, JKRS-, DRSтриггеров.

Прописные буквы в названиях триггеров обозначают:

•R (Reset - сброс) - вход установки триггера в нулевое состояние

Q =0;

•S (Set - установка) - вход установки триггера в единичное состояние Q =1;

•Т (Toggle - релаксатор) - счетный вход триггера;

•J (Jerk - внезапное включение) - вход установки JK-триггера в единичное состояние Q=1;

•К (Kill - внезапное выключение) -Q=0;

•D (Delay - задержка) - вход установки триггера в единичное или нулевое состояние на время, равное одному такту;

•С (Clock - часы) - вход синхронизирующих тактовых импульсов. Каждый тип триггера имеет таблицу работы (таблицу истинности),

вкоторой указывается, как различные значения на входах триггера влияют на его состояние. Состояние триггера обозначают буквой q. Индекс (t) возле буквы означает состояние до подачи или после подачи сигнала. Далее приведены эти таблицы для перечисленных триггеров в асинхронном режиме (без входа С).

Если триггер синхронный, то существует также дополнительный вход синхронизации. При записи информации в триггер на него необходимо подать 1.

13

Рис. 4.9. Электрическая и функциональная схемы синхронных RS-триггеров: а, б - варианты

14

На рис. 4.10 приведена схема Т-триггера или иначе - триггера со счетным входом. При значении Т=0 триггер сохраняет свое ранее установленное состояние - режим хранения состояния, при Т=1 триггер переходит в противоположное состояние. Таблица переходов (показана выше) и диаграмма работы (рис.4.10,в) отражают динамику работы этого элемента.

Рис. 4.10

Таблица 4.8

Таблица переходов Т-триггера

По таблице переходов можно получить логическую функцию, реализуемую Т-триггером:

Qt+1= qt xt qt xt qt xt .

Нетрудно видеть, что эта зависимость очень похожа на функцию, выведенную для одноразрядного комбинационного полусумматора. На рис. 4.10, а показано, как двухтактный RSтриггер преобразуется в Т-триггер.

Наиболее сложным типом триггера является JK-триггер. Он, по существу, является объединением двухтактного RS- и Т- триггеров. Этому соответствует его таблица переходов

(табл.4.9).

15

Если первые три строки таблицы переходов полностью повторяют соответствующие строки табл. 4.6, то последняя строка, с запрещенной комбинацией для RS-триггера, соответствует режиму переключения Т-триггера (см. табл.4.9). Схема JK-триггера изображена на рис. 4.11.

Рис. 4.11. JK-триггер: а- функциональная схема; б - условное обозначение

D-триггер обычно строится на основе двухтактного RSили JKтриггера. Он предназначается для хранения состояния (1 или 0) на один период тактовых импульсов (с задержкой на 1 такт). Таблица его переходов отражена в табл. 4.10. На рис.4.12, а и б представлены варианты его построения, а на рис.4.123, в - его условное обозначение.

16

Таблица 4.10 Таблица переходов D-триггера

Рис. 4.12. D-триггер: а - функциональная схема на основе RSтриггера;

б - функциональная схема на основе JK-триггера; в - условное обозначение

Все перечисленные элементы памяти позволяют хранить одну единицу информации - бит или одну двоичную цифру.

При построении ЭВМ широко используются функциональные схемы, обеспечивающие операции хранения и преобразования информации над группами битов (машинными словами). Такие сложные схемы называются узлами. К типовым узлам относят: регистры, счетчики, сумматоры. Все они также принадлежат к регулярным структурам, состоящим из одинаковых параллельно работающих одноразрядных схем.

Регистром называется узел, предназначенный для приема, временного хранения и выдачи машинного слова. Регистры могут также использоваться для некоторых операций преобразования данных: для сдвига кода числа (слова) на определенное число разрядов влево или вправо, для преобразования последовательного кода числа в параллельный и наоборот и т.д. Эти дополнительные функции регистров обеспечиваются путем усложнения схем хранения, выбора более сложных триггеров и подключения дополнительных логических схем на их входах и выходах.

Таким образом, регистры представляют собой совокупность

17

триггеров, число которых соответствует числу разрядов в слове, и вспомогательных схем, обеспечивающих выполнение различных операций над словом.

На рис.4.13 показана функциональная схема n-разрядного регистра, построенного на RS-триггерах. Информация в регистр записывается под действием сигнала "Запись". Предварительно перед установкой кода на регистр обычно на все разряды R подается сигнал сброса. На рисунке показано, что подключение к входам R дополнительных инверторов позволяет избежать этой предварительной операции. Здесь на вход каждого разряда поступает парафазный код двоичной цифры (хi - на вход Si и xi - на вход Ri), т.е. прямое и инверсное значения кода подаются в противофазе.

На вход каждого разряда поступает парафазный код двоичной цифры (хi - на вход Si и xi - на вход Ri), т.е. прямое и инверсное значения кода подаются в противофазе

Рис. 4.13. Схема регистра на RS-триггерах: а- функциональная схема; б - условное обозначение регистра

Счетчик - узел ЭВМ, позволяющий осуществлять подсчет поступающих на его вход сигналов и фиксацию результата в виде многоразрядного двоичного числа. Счетчик, состоящий из n-

18

триггеров, дает возможность подсчитывать до N сигналов, связанных

зависимостью:

п = log2 N или N = 2n.

ВЭВМ счетчики используются для подсчета импульсов, сдвигов, формирования адресов и т.д. Функционально различают суммирующие, вычитающие, реверсивные счетчики. Они также отличаются друг от друга логикой работы дополнительных логических элементов, подключаемых к триггерам.

Воснову построения любого счетчика положено свойство Т- триггеров изменять свое состояние при подаче очередного сигнала на счетный вход Т. На рис.4.14 показана схема трех разрядов суммирующего счетчика, построенного на Т-триггерах. Логика его работы представлена в табл. 4.11.

Таблица 1.11 Таблица переходов трехразрядного счетчика

Рис. 4.14. Организация счетчика на Т-триггерах: а - функциональная схема; б - временная диаграмма

Сумматор - узел ЭВМ, в котором суммируются коды чисел. Как правило, любой сумматор представляет собой комбинацию одноразрядных сумматоров. Сумматоры различают по принципам построения: накапливающего типа и комбинационного типа. Сумматоры накапливающего типа строят на сложных JKRSтриггерах, дополняя их выходы достаточно сложными схемами формирования и распространения переносов. Процесс сложения при этом осуществляется поэтапно. Сначала на триггерах сумматора фиксируется код первого операнда, затем на счетные коды разрядов

19

подается код второго операнда. По зависимостям (1.3) на каждом триггере формируются одноразрядные суммы и значения переносов между разрядами. Учет возникающих переносов задерживает формирование окончательного результата суммы и может требовать дополнительных тактов сложения. Из-за этого многоразрядные схемы сумматора накапливающего типа используются достаточно редко.

Более часто для построения сумматоров используются сумматоры комбинационного типа. Логика работы такого сумматора была представлена данными табл. 4.5. Обычно у такого сумматора на входе и выходе имеются регистры для хранения и преобразования кодов операндов и результата (рис.4.15).

Рис. 4.156. Упрощенная схема сумматора ЭВМ

Регистр Рг1 предназначается для хранения кода первого операнда, регистр Рг2 - для хранения кода второго операнда. Сумматор по сигналам из устройства управления настраивается на выполнение определенной машинной операции, соответствующей коду операции, находящемуся в коде команды. Результат выполняемой операции фиксируется в регистре РгЗ . При необходимости этот результат может использоваться для продолжения вычислений. Для этого предусматривается возможность перезаписи содержимого регистра РгЗ на Рг1 в качестве значения одного из операндов при выполнении очередной операции.

4.4. Развитие элементной базы ЭВМ

Одним из главных факторов достижения высокого быстродействия, а значит, и высокой производительности ЭВМ является построение их на новейшей элементной базе.

Все современные ЭВМ строятся на микропроцессорных наборах,

20