книги / Основы применения интегральных логических элементов
..pdfЛЕНИНГРАДСКИЙ ОРДЕНА ЛЕНИНА ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ имени М. И. КАЛИНИНА
А. П. Новицкий, А. Н. Кожевников
ОСНОВЫ ПРИМЕНЕНИЯ ИНТЕГРАЛЬНЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ
Пособие по спецлаборатории, курсовому и дипломному проектированию
Ленинград 1 9 7 5
Настоящее пособие предназначено для студентов спе циальностей 0608, 0646, 0606, начинающих самостоятельную учебно-исследовательскую или научную работу в лаборатории, а также может быть использовано при курсовом и дипломном проектировании. Кроме того, оно может оказаться полезным всем, кто начинает работать с логическими интегральными микросхемами (ИМС).
В пособии рассмотрены наиболее перспективные типы логических ИМС: транзисторно-транзисторные логические эле менты и элементы транзисторной логики на переключателях тока, принципы построения логических н импульсных устройств с использованием логических ИМС.
( с ) Ленинградский политехнический институт имени М. И. Калинина, 1975 г.
Александр Петрович Новицкий,
Александр Николаевич Коо/севников
Основы применения интегральных логических элементов
Пособие по спецлаборатории, курсовому и дипломному проектированию
Научный редактор К. К. Гомоюнов
Редактор П. Ш. Каркаева
Корректоры С. Д. Рутковская, Н. Н..Тарасова
М-20439.' |
Подписано к печати 26/VI-75 г. |
Формат бумаги бОХЭОУю* |
|||
Объем 5 печ. л. |
Заказ 258. |
Тираж |
1000. |
Цена 25 коп. |
|
Лаборатория полиграфических машин Ленинградского ордена Ленина политехнического института имени М. И. Калинина
195251, Ленинград, Политехническая ул., 29
§ 1. Интегральные логические элементы
Как известно, сигналы; вещественно воспроизводящие ло гическую переменную, делят на потенциальные и импульсные. Схемы, формирующие и обрабатывающие сигналы потен циального типа, также называют потенциальными. Они могут не содержать конденсаторов, катушек индуктивности и транс форматоров. Именно это обстоятельство и обусловило приме нение только потенциальных схем в интегральных логических элементах. Особенности технологии интегральных схем таковы, что изготовление конденсаторов дороже чем транзи сторов или резисторов, а катушки и трансформаторы изготов лять вообще, нецелесообразно. Потенциальным схемам при сущи также и другие достоинства, обусловившие их примене ние еще до развития микроэлектроники, например, меньшая чувствительность к импульсным помехам.
Потенциальные логические элементы характеризуются рядом параметров, характеристик и признаков, которые по зволяют проводить сравнение разных элементов между собой. Рассмотрим, как определяются основные параметры потен циальных элементов.
Статические свойства потенциальных логических элемен тов в значительной мере могут быть описаны характеристикой вход — выход (ХВВ) элемента
^вых ~ f { ^Axl * • • ^вх я) •
В простейшем случае, когда элемент имеет только один вход, выходное напряжение зависит только от одной входной пере менной, и ХВВ двумерная. ХВВ логического инвертора изоб ражена на рис. 1. Два значения логической переменной вос производятся двумя интервалами напряжения. На рис. 1 обо значены интервал (Uo, U0), изображающий логический нуль, и интервал (fA, fA), изобраокающий логическую единицу. Эти
интервалы должны быть выбраны так, чтобы напряжение на входе, соответствующее логическому нулю, отображалось в напряжение на выходе, соответствующее логической еди нице, и наоборот. Часто указываются только внутренние гра ницы этих интервалов (при способе кодирования логической
переменной,_указанном на рис. 1, верхняя граница логиче ского нуля Uо, нижняя граница логической единицы U\).
Допустимая величина статической помехи Uuoм определяет максимальное напряжение, которое может быть на длительное время подано на вход относительно уровня нуля пли единицы и не вызовет ложного срабатывания устройства. Опасной яв ляется помеха такого знака, которая изменяет на противопо ложное значение логической переменной. Например, при коди ровании логической переменной согласно рис. 1 и логическом нуле на входе опасна положительная помеха, так как она приближает напряжение на входе к интервалу логической еди
ницы. При логической еди нице на входе опасна отри цательная помеха. Макси мально допустимое значение помехи на входе определяет ся из условия неискаженной передачи логического сиг нала по цепи логических элементов, когда одинако вые то абсолютной величине помехи действуют на всех входах, а знаки их таковы, что действие помех наи более опасно. Практиче ский способ определения допустимой величины ста-
тическои помехи по виду Х'В'В__ элемента описан в [18]. Диапазоны напряжения (Uo, Uo)> {Ui, Ui) и допустимая величина статической помехи связаны между собой. Верхняя
граница диапазона логического нуля £/0 и нижняя граница диапазона логической единицы Lh могут быть выбраны в оп
ределенной мере произвольно, но увеличение этих диапазонов за счет сближения U0 и £Л приводит к уменьшению допусти мой величины статической помехи.
Технологический разброс параметров элементов приводит к тому, что ХВВ отдельных элементов различны. Множество одинаковых элементов характеризуется 'областью разброса ХВВ; диапазоны нуля и единицы и допустимые величины помех определяются не по отдельной ХВВ, а по области.
Коэффициент разветвления п показывает максимальное количество входов приемных логических элементов, которое можно присоединить к выходу передающего, чтобы при этом обеспечивалась неискаженная передача сигналов логического нуля и логической единицы.
Коэффициентом объединения пг называется максимальное числ.о входов логического элемента.
Максимальная потребляемая мощность указывается для наиболее тяжелого режима работы логического элемента. Большинство логических элементов потребляют 'максималь ную .мощность, .когда 'переключаются с максимальной ча стотой.
Основной параметр, характеризующий динамические свой ства логического элемента, — средняя задержка распростра нения тСр, равная полусумме задержек, вносимых элементом при переключении его из нуля в единицу и из единицы в нуль. Вследствие технологического разброса параметров средняя за держка для различных экземпляров элементов различна. По этому обычно указывают_максимальное значение средней за
держки распространения тср, соответствующее наиболее тяже лым условиям: максимально допустимой нагрузке и ее емкост ной составляющей, худшим сочетаниям температуры и напря жения питания. Обычно для логического элемента указы вается допустимая емкостная нагрузка на выходе, при кото рой-обеспечивается указанная максимальная задержка. Вели чина максимальной средней задержки может быть использо вана для оценки быстродействия логического устройства. Если после изменения входной комбинации сигналов в устрой стве последовательно срабатывают п элементов, то задержка,
вносимая устройством, не превысит ятСр. Полученная оценка оказывается в полтора — три раза завышенной, так как у большей части элементов средняя задержка меньше макси мальной.
Логическая операция, выполняемая элементом, не опреде лена однозначно схемой элемента, но зависит от способа коди рования логической переменной. Уже указывалось, что напря жение на входах и на выходе логического элемента в статиче ском, режиме может находиться в одном из двух неперекрывающихся интервалов. В дальнейшем будем их называть ин тервалом высокого (В) напряжения и интервалом низкого
(Н) напряжения. Возможны два способа кодирования логи ческой переменной (два алфавита [19]), приведенные в табл. 1.
|
|
|
|
|
Таблица 1 |
|
Интервалы |
Значение логической |
переменной |
||||
1-н способ |
(положитель |
2-й |
способ |
(отрицатель |
||
напряжения |
||||||
|
ная |
логика) |
|
ная |
логика) |
|
Н |
|
0 |
|
|
1 |
|
В |
|
1 |
|
|
0 |
|
Пусть элемент имеет два входа и один выход, причем связь между напряжениями на входах и на выходе соответствует табл. 2.
При первом способе кодирования зависимость между зна чениями логической переменной на входах и выходе соответ ствует табл. 3.
|
Т а б л и ц а 2 |
|
|
Т а б л и ц а 3 |
|
£Аш |
^ВХ2 |
|
*1 |
X , |
У |
н |
н |
в |
0 |
0 |
1 |
н |
в |
н |
1 |
0 |
0 |
в |
н |
н |
0 |
1 |
0 |
в |
в |
н |
1 |
1 |
0 |
Логический элемент выполняет операцию ИЛИ—НЕ. Если же заменить первый способ кодирования на второй,
то связь между входными и выходными логическими перемен ными соответствует табл. 4. При этом способе кодирования элемент выполняет операцию И—НЕ.
Если связь между напряжениями на входах и на выходе соответствует табл. 5, то при первом способе кодирования (табл. 1) элемент выполняет функцию ИЛИ, а гари втором — функцию И.
|
|
Т а б л и ц а 4 |
|
|
Т а б л и ц а 5 |
Хг |
|
У |
U m |
|
^ВЫХ |
1 |
1 |
0 |
Н |
н |
н |
0 |
1 |
1 |
Н |
В |
в |
1 |
0 |
1 |
В |
н |
в |
0 |
0 |
1 |
В |
в |
в |
Оказывается, что любой логический элемент при замене исходного способа кодирования на инверсный реализует функ цию, двойственную исходной [1].
Двойственной функцией называется такая логическая функция, которая получается из исходной, если в ее аналити ческой записи заменить все вхождения знака дизъюнкции на знак конъюнкции, а все вхождения знака конъюнкции на знак дизъюнкции. В функциональной схеме это эквивалентно за-
6
мене всех элементов И на элементы ИЛИ, а элементов ИЛИ на элементы И.
С другой стороны, замена способа кодирования на инверс ный эквивалентна инвертированию всех входных и выходных переменных (все единицы в таблице истинности заменяются нулями, а все нули—'единицами).
Если проделать обе операции (замену функции на двойст венную ей и инвертирование всех переменных), то полученная функция будет тождественна исходной. Рассмотрим пример. Пусть исходная функция имеет вид
Y = X 1X2 + X3XV |
(1) |
Проделаем ряд тождественных преобразований
у=х,хг + х,х< = Х Л -JQT, =№+Хг) (X, + т,).
Окончательно
/ = ( * , + * „ )(* , + *«). |
(2) |
Выражения (1) и (2) тождественны. С другой стороны, выра жение (2) может быть получено из (1) формально, если все конъюнкции заменить дизъюнкциями, и наоборот, а кроме того, поставить знак инверсии над всеми переменными.
Из сказанного следует: если в произвольной схеме заме нить каждый логический элемент на двойственный ему (т. е. реализующий двойственную функцию) и проинвертировать все входные и выходные переменные, то полученная схема будет реализовать ту же логическую функцию, что и исходная. Это позволит нам, рассмотрев 'какие-либо логические устройства, не разбирать так же подробно двойственные им схемы.
В дальнейшем мы всюду будем считать, что высокий уро вень напряжения изображает логическую единицу, а низ кий — логический нуль. Принято говорить, что при таком спо собе кодирования элемент работает в «положительной логике», в противном случае говорят, 4fo элемент работает в «отрицательной логике» (табл. 1).
Работа элемента, способ функционирования которого за дан в табл. 2, в положительной логике описывается табл. 3. Как уже было упомянуто, этот элемент имеет инверсный вы ход и в положительной логике реализует функцию ИЛИ;
Y = J CT-Г х 2.
Из алгебры логики, однако, известно, что логическая функция может быть записана в нескольких эквивалентных формах
аналитически. В соответствии с формулой Де-Моргана (назы ваемой также законом инверсии) имеем
+=
т.е. тот же элемент можно рассматривать как имеющий инверсные входы и выполняющий функцию И. На рис. 2, а приведены две эквивалентные формы условного графического обозначения этого элемента, на рис. 2,6 — еще несколько при меров эквивалентных обозначений.
Внастоящее время выпускается множество серий инте гральных логических микросхем. Элементы 'серии представ
Рис. 2
ляют собой модификации основной (базовой) схемы (одной, реже — двух, трех). Серии интегральных элементов разли чаются по типам базовых схем, которые выполняют набор логических операций, образующий функционально полную си стему. Чаще всего используются базовые схемы, выполняю щие операцию И —'НЕ (штрих Шеффера) или операцию И ЛИ — НЕ (стрелка Пирса). Каждая из этих функций обла дает свойством функциональной полноты [2].
Существует около десятка разновидностей базовых, схем потенциальных транзисторных логических элементов...Истори чески первыми появились элементы с резистивно-транзистор ной логикой (РТЛ), затем— элементы с транзисторной логи кой с непосредственными связями (НСТЛ), элементы с тран зисторной логикой и резистивными связями (ТРЛ), элементы с транзисторной логикой и резистивно-емкостными связями (РЕТЛ), элементы с диодно-транзисторной логикой (ДТЛ). Все эти базовые схемы разрабатывались в период, когда логи ческие элементы строились из дискретных компонентов — транзисторов, диодов, резисторов, конденсаторов, а интеграль ная технология еще не была освоена. В тех условиях стои мость транзисторов, как правило, была значительно выше стоимости пассивных компонентов. Для понижения стоимости проектируемых логических элементов разработчики стреми-
8
лись уменьшить количество входящих в состав схемы транзи сторов за счет увеличения числа других детален.
Появление 'интегральной технологии изготовления элек тронных схем вызвало изменения в схемотехнике потенциаль ных логических элементов. При интегральной технологии стоимость изготовления одного транзистора не превышает, а часто и меньше стоимости изготовления резистора или кон денсатора. Изготовление конденсаторов большой ёмкости в интегральных схемах затруднено. В связи с этим при раз работке схем интегральных логических элементов стремятся не использовать вовсе реактивных компонентов (конденсато ров). Кроме того, нет необходимости экономить транзисторы,
о
Рис. 3
поэтому часто оказывается возможным заменять резисторы и диоды транзисторами, при этом удается использовать усили тельные свойства транзисторов и улучшить за счет этого экс плуатационные свойства логических элементов. В интеграль ных схемах применяются также специфические компоненты — многоэмиттерные транзисторы, которые не имеют аналогов в дискретном исполнении.
Разработаны базовые схемы, в которых учтены приведен ные выше соображения, и которые наиболее подходят для из готовления в интегральном исполнении *. Перспективными в настоящее время считаются базовые схемы на биполярных транзисторах с транзисторно-транзисторной логикой (ТТЛ) и схемы с транзисторной логикой на переключателях тока (ТПТЛ), а также схемы с непосредственными связями на МДП-транзисторах.
Базовая схема ТТЛ (рис. 3, а) в положительной логике выполняет операцию конъюнкции и имеет инверсный выход (И — НЕ). Операция И реализуется входным многоэмиттерным транзистором (МЭТ), причем число входов элемента равно числу эмиттеров МЭТ. Операция инверсии выполняется
1 Более подробно |
с разными типами базовых схем и их свойствами |
можно познакомиться |
в [3, 4, 5, 6]. |
|
У |
сложным инвертором на транзисторах Т2, ТЗ, Т5. Применение сложного инвертора позволяет получить большой коэффи циент разветвления и одновременно снизить требования к па раметрам транзисторов. Схема не содержит никаких других компонентов кроме транзисторов и резисторов. Транзистор 77 используется в диодном включении.
Как уже было упомянуто, базовый элемент ТТЛ выполняет операцию И — НЕ, обладающую свойством функциональной полноты. Таким образом, используя один тип элементов (на пример, изображенный на рис. 3,а), можно реализовать любую логическую функцию. Однако для снижения затрат оборудования и удобства проектирования в составе любой серии, как правило, выпускают несколько типов элементов, представляющих собой модификации базовой схемы. Возмож ности для модификации схемы ТТЛ имеются следующие. Во-первых, можно делать элементы с разным числом входов (т. е. с разным количеством эмиттеров МЭТ). Во-вторых, можно подключить к точкам К п'Э схемы вспомогательный элемент, называемый расширителем (рис. 3,6). Расширитель представляет собой фрагмент базовой схемы (77, Т2, R1). В результате такого подключения получим элемент с двумя группами входов, реализующий функцию И — ИЛИ — НЕ. Расширитель может быть выполнен как в виде отдельной мик росхемы, так и на одном кристалле с базовым элементом.
Для евязи логических устройств с устройствами индика ции или исполнительными (лампы накаливания, электромаг нитные реле) изготовляют логические элементы с открытым коллектором, т. е. такие, у которых отсутствуют компоненты Rfy ТЗ, Т4 (на рис. 3,а они обведены пунктиром). Нагрузка (лампочка, реле и т. д.) в таком элементе включается между коллектором транзистора Т5 и плюсом источника питания.
Параметры элементов ТТЛ следующие: средняя задержка
распространения тСр^я10 нс; коэффициент |
объединения по |
|
входам И (максимальное |
число эмиттеров |
МЭТ) т < 1 0 , |
коэффициент разветвления |
п — 10—30; допустимая величина |
|
статической помехи Uпом ст< 0 ,4 —0,6 В.
В элементах ТТЛ часть транзисторов работает с использо ванием режима насыщения, что ограничивает их скорость. От
этого недостатка свободны |
элементы ТПТЛ (рис. 4). Ток |
/э протекает либо через один |
из входных транзисторов 77, |
Т2, ТЗ, либо через транзистор Т4 в зависимости от сигналов на входах. Выходные сигналы снимаются с коллекторов тран зисторов 77—ТЗ или Т4 через эмиттерные повторители для согласования входных и выходных уровней напряжения. Па раллельное соединение транзисторов Т1—ТЗ обеспечивает реализацию логической функции ИЛИ—'НЕ на Вых2 и функ ции ИЛИ и на Вых1. Эта возможность получения на выходах
10