срв колок / 24_

24. Опишите и охарактеризуйте способы изображения состояния неопределенности логического элемента.

Переходные процессы в логических схемах. Гонки.

Задержка логической схемы слагается из задержек срабатывания логиче­ских элементов и задержек распространения сигналов по цепям связи между ни­ми. Однако, разработчику весьма полезно знать кроме максимальной и ми­нимально возможную задержку. Однако, для большинства серийно выпускаемых микросхем значение минимальной задержки в ТУ не указано и, следовательно, из­готовителем не гарантируется, если разработчик аппаратуры ис­пользует микросхемы, в паспорте которых не оговорено минимальное значение задержки, то он вынужден полагать минимальное время задержки равным нулю. Никаких юридических оснований считать, что это значение больше нуля, у него нет.

Эффективным средством анализа переходных процессов в схемах являются временные диаграммы. При их построении состояние неопределенности изобра­жают одним из двух способов, которые показаны для элемента И (рис. 2а). Изо­бражение на рис. 2б строже, но менее наглядно; изображение на рис. 2в нагляд­нее, но может быть спутано с состоянием высокого импеданса элемента, имеюще­го три состояния выхода.

чуть более понятный рисунок

Рисунок 2.- Способы изображения состояния неопределенности логического элемента а – логический элемент 2И; б, в – первый и второй способы изображения состояния неопределенности

Линии со стрелками обозначают причинно-следственные отношения в це­почке переключений. Линия начинается на фронте, который непосредственно вы­зывает переключение рассматриваемого элемента и оканчивается стрелкой на фронте выходного сигнала этого элемента.