itmo500

используется 8 бит данных, бит четности и стоп-бит. Такая структура также обозначается 8Е1.

Рис. 94. Фомат передачи данных по интерфейсу RS-232.

Примечание: тактовый сигнал используется для асинхронной передачи (это внутренний сигнал UART).

Старт-бит

Сигнальная линия может находиться в двух состояниях: включена и выключена. Линия в состоянии ожидания всегда включена. Когда устройство или компьютер хотят передать данные, они переводят линию в состояние выключено – это установка старт-бита. Биты сразу после старт-бита являются битами данных.

Стоп-бит

Стоп-бит позволяет устройству или компьютеру произвести синхронизацию при возникновении сбоев. Например, помеха на линии скрыла старт-бит. Период между старт- и стоп-битами постоянен согласно значению скорости обмена, числу бит данных и бита четности. Стоп-бит всегда включен. Если приемник определяет выключенное состояние, когда должен присутствовать стоп-бит, фиксируется появление ошибки. Стоп-бит не просто один бит минимального интервала времени в конце каждой передачи данных. На компьютерах обычно он эквивалентен 1 или 2 битам, и это должно учитываться в программе драйвера. Хотя, 1 стоп-бит наиболее общий, выбор 2 бит в худшем случае немного замедлит передачу сообщения.

Есть возможность установки значения стоп бита равным 1,5. Это используется при передаче менее 7 битов данных. В этом случае не могут быть переданы символыASCII, и поэтому значение 1,5 используется редко.

3.9.1.5 Работа с последовательным каналом

Простым примером асинхронного обмена с программной проверкой готовности может служить работа с контроллером последовательного канала (UART) «по опросу»: перед тем, как прочитать данные из порта данных контроллера, необходимо проверить, являются ли эти данные результатом приема посылки и не забирались ли они программой ранее. Проще говоря, необходимо проверить данные на достоверность. Перед тем же, как записывать данные для передачи в буфер контроллера, необходимо убедиться, что в буфере

160

есть место, т.е. что запись новых данных в буфер не приведет к уничтожению ранее помещенных и еще не переданных данных.

При организации асинхронного обмена по прерыванию при приеме байта с линии происходит прерывание и передача управления соответствующей программе-обработчику, который читает принятый байт из порта данных контроллера UART и, к примеру, помещает его в специальный буфер-очередь принятых байт, доступный прерванной программе. По завершении процедуры обработки прерывания управление передается в прерванную программу, которая при желании (в любом удобном месте алгоритма) может забрать принятый байт. С другой стороны, при завершении отправки контроллером очередного байта также происходит прерывание, сигнализирующее о том, что байт послан и в буфер UART можно поместить новые данные. Обработчик прерывания при наличии данных в исходящей очереди записывает очередной байт в порт данных контроллера и запускает посылку. Основная же программа может, не заботясь о готовности или неготовности контроллера, принять очередной байт, может спокойно помещать данные в исходящий буфер, а всю работу с устройством выполнит обработчик прерываний, когда оно (устройство) будет готово.

3.9.2 Интерфейс SPI

SPI (Serial Peripheral Interface) – последовательный синхронный стандарт передачи данных в режиме полного дуплекса, разработанный компанией Motorola для обеспечения простого и недорогого сопряжения микроконтроллеров и периферии. SPI также иногда называют четырёхпроводным (four-wire) интерфейсом.

Интерфейс SPI, наряду с I2C, относится к самым широко используемым интерфейсам для соединения микросхем. Изначально он был придуман компанией Motorola, а в настоящее время используется в продукции многих производителей [71]. Шина SPI организована по принципу «ведущийподчиненный». В качестве ведущего шины обычно выступает микроконтроллер, но им также может быть программируемая логика, DSPконтроллер или специализированная интегральная схема. В роли подчиненных устройств выступают различного рода микросхемы, в том числе запоминающие устройства (EEPROM, Flash-память, SRAM), часы реального времени (RTC), АЦП/ЦАП, температурные датчики, сенсорные экраны, цифровые потенциометры, коммуникационные контроллеры (Ethernet, USB, CAN, IEEE 802.15.4, IEEE 802.11), ЖКИ, мультимедийные карты (SD, MMC) и др.

Кроме того, интерфейс SPI является основой для построения ряда специализированных интерфейсов, в том числе, интерфейса JTAG и интерфейсов карт Flash-памяти (мультимедийные карты SD и MMC).

Главным составным блоком интерфейса SPI является обычный сдвиговый регистр, сигналы синхронизации и ввода-вывода битового потока, которые и образуют интерфейсные сигналы. Таким образом, протокол SPI правильнее

161

назвать не протоколом передачи данных, а протоколом обмена данными между двумя сдвиговыми регистрами, каждый из которых одновременно выполняет и функцию приемника, и функцию передатчика. Непременным условием передачи данных по шине SPI является генерация сигнала синхронизации шины. Этот сигнал имеет право генерировать только ведущий шины и от этого сигнала полностью зависит работа подчиненного шины. Принимающая периферия (ведомая) синхронизирует получение битовой последовательности с тактовым сигналом. К одному последовательному периферийному интерфейсу ведущего устройства-микросхемы может присоединяться несколько микросхем. Ведущее устройство выбирает ведомое для передачи, активируя сигнал «выбор кристалла» (chip select) на ведомой микросхеме. Периферия, не выбранная процессором, не принимает участие в передаче по SPI.

Частота работы интерфейса SPI составляет 1-70МГц.

3.9.2.1 Типы подключения к шине SPI

Существует три типа подключения к шине SPI, в каждом из которых участвуют четыре сигнала (см. таблицу).

Таблица 6. Цифровые сигналы шины SPI.

162

Самое простое подключение, в котором участвуют только две микросхемы, показано на рис. ниже. Здесь ведущий шины передает данные по линии MOSI синхронно со сгенерированным им же сигналом SCLK, а подчиненный захватывает переданные биты данных по определенным фронтам принятого сигнала синхронизации. Одновременно с этим подчиненный отправляет свою посылку данных. Представленную схему можно упростить исключением линии MISO, если используемая подчиненная интегральная схема (ИС) не предусматривает ответную передачу данных или в ней нет потребности.

Рис. 95. Простейшее подключение к шине SPI.

Одностороннюю передачу данных можно встретить у таких микросхем, как ЦАП, цифровые потенциометры, программируемые усилители и драйверы. Таким образом, рассматриваемый вариант подключения подчиненной ИС требует 3 или 4 линии связи. Чтобы подчиненная ИС принимала и передавала данные, помимо наличия сигнала синхронизации необходимо также, чтобы линия SS была переведена в низкое состояние. В противном случае подчиненная ИС будет неактивна. Когда используется только одна внешняя ИС, может возникнуть соблазн исключения и линии SS за счет жесткой установки низкого уровня на входе выбора подчиненной микросхемы. Такое решение крайне нежелательно и может привести к сбоям или вообще невозможности передачи данных, так как вход выбора микросхемы служит для перевода ИС в её исходное состояние и иногда инициирует вывод первого бита данных.

При необходимости подключения к шине SPI нескольких микросхем используется либо независимое (параллельное) подключение, либо каскадное (последовательное). Независимое подключение более распространенное, так как достигается при использовании любых SPI-совместимых микросхем. Здесь все сигналы, кроме выбора микросхем, соединены параллельно, а ведущий шины переводом того или иного сигнала SS в низкое состояние задает, с какой подчиненной ИС он будет обмениваться данными. Главным недостатком такого подключения является необходимость в дополнительных линиях для адресации подчиненных микросхем (общее число линий связи равно 3+n, где n – количество подчиненных микросхем).

163

сдвиговые регистры ведущего и ведомого устройств образуют кольцо. Данные обычно выдвигаются на линию старшим битом вперед. После передачи 8 тактов по линии синхронизации сдвиговые регистры ведущего и ведомого полностью обменяются данными (байтами). Далее полученные данные, если они являются значимыми, сохраняются в памяти этих устройств. Если есть еще байты для передачи, цикл повторяется. Цикл обмена данными по SPI может занимать сколько угодно тактов и начинается/заканчивается выбором/отменой выбора подчиненного устройства.

В один и тот же момент времени ведущий может обмениваться данными только с одним ведомым.

Кроме установки скорости обмена ведущий должен определить, по каким фронтам сигнала синхронизации будет выполняться чтение, а по каким – запись данных. Установка данных при передаче и выборка при приеме всегда выполняются по противоположным фронтам синхронизации. Это необходимо для гарантирования выборки данных после надежного их установления. Если к этому учесть, что в качестве первого фронта в цикле передачи может выступать нарастающий или падающий фронт, то всего возможно четыре варианта логики работы интерфейса SPI. Эти варианты получили название режимов SPI и описываются двумя параметрами:

•CPOL (полярность синхронизации) – исходный уровень сигнала синхронизации. Если CPOL=0, то линия синхронизации до начала цикла передачи и после его окончания имеет низкий уровень (т.е. первый фронт нарастающий, а последний – падающий). Если CPOL=1, – высокий (т.е. первый фронт падающий, а последний – нарастающий).

•CPHA (фаза синхронизации). От этого параметра зависит, в какой последовательности выполняется установка и выборка данных. Если CPHA=0, то по переднему фронту в цикле синхронизации будет выполняться выборка данных, а затем, по заднему фронту, – установка данных. Если же CPHA=1, то установка данных будет выполняться по переднему фронту в цикле синхронизации, а выборка – по заднему. Информация по режимам SPI обобщена в таблице ниже.

Таблица 7. Режимы SPI.

165

3.9.2.3 Достоинства шины SPI

1.Скорость передачи выше, чем у I2C, SMBus. Предельная простота протокола передачи на физическом уровне обуславливает высокую надежность и быстродействие передачи. Предельное быстродействие шины SPI измеряется десятками мегагерц и, поэтому, она идеальна для потоковой передачи больших объемов данных и широко используется в высокоскоростных ЦАП/АЦП, драйверах светодиодных дисплеев и микросхемах памяти.

2.Протяженность SPI сравнима с интерфейсами RS-232, RS-485, CAN.

3.Полнодуплексный обмен.

4.Протокол передачи битовый, а значит, гибкий для реализации и назначения:

•Не ограничен передачей 8-битовых слов (можно и 12-битовые, и 16битовые).

•Можно выбирать размер, содержимое и назначение пакетов передачи,

т.е. определяется прикладной задачей, а не ограничивается стандартом (в отличие от I2C).

5.Очень простая аппаратная реализация интерфейса:

•Пониженное энергопотребление по сравнению с I2C (никаких pullupрегистров).

•Никаких механизмов арбитража (разрешения конфликтных ситуаций) и соответствующих им состояний отказа.

•Ведомые устройства используют сигналы тактирования ведущего и не нуждаются в точных источниках тактирования.

•Ведомый не нуждается в уникальном адресе по сравнению с I2C.

•Все линии шины SPI являются однонаправленными, что существенно упрощает решение задачи преобразования уровней и гальванической изоляции микросхем.

3.9.2.4 Недостатки шины SPI

1.Больше линий, чем в I2C.

2.Нет адресации в протоколе обмена, для каждого нового ведомого устройства требуется отдельная сигнальная линия выбора (SS).

3.Никакой аппаратной реализации подтверждения наличия ведомого устройства, т.е. ведущий может «разговаривать» с пустотой и не знать об этом.

4.Может быть только один мастер (нет режима мультимастера, в отличие от I2C).

5.Никакой аппаратной поддержки управления потоком данных.

6.Как такового стандарта не существует, например, как у I2C. Протокол I2C является более стандартизованным, поэтому, пользователь I2C-

166

микросхем более защищен от проблем несовместимости выбранных компонентов.

3.9.3 Интерфейс Centronics

Порт параллельного интерфейса был введен в персональный компьютер для подключения принтера – отсюда и пошло его название LPT-порт (Line PrinTer – построчный принтер). Традиционный, он же стандартный, LPT-порт называется стандартным параллельным портом (Standard Parallel Port, SPP), или SPP-портом, и является однонаправленным портом, через который программно реализуется протокол обмена Centronics. Название и назначение сигналов разъема порта соответствуют интерфейсу Centronics. SPP-порт ориентирован на вывод данных, хотя с некоторыми ограничениями позволяет и вводить данные. Скорость передачи данных может варьироваться и достигать 1,2 Мбит/с.

Существуют различные модификации LPT-порта: двунаправленный, ЕРР, ЕСР и др., расширяющие его функциональные возможности, повышающие производительность и снижающие нагрузку на процессор. Поначалу они являлись фирменными решениями отдельных производителей, позднее был принят стандарт IEEE 1284.

К LPT-портам подключают принтеры, плоттеры, сканеры, коммуникационные устройства и устройства хранения данных, а также электронные ключи, программаторы и прочие устройства. Иногда параллельный интерфейс используют для связи между двумя компьютерами.

Таблица 8. Упрощённая таблица сигналов интерфейса Centronics.

167

С внешней стороны порт имеет 8-битную шину данных, 5-битную шину сигналов состояния и 4-битную шину управляющих сигналов, выведенные на разъем-розетку DB-25S. В LPT-порте используются логические уровни ТТЛ, что ограничивает допустимую длину кабеля из-за невысокой помехозащищенности ТТЛ-интерфейса. Гальваническая развязка отсутствует, схемная земля подключаемого устройства соединяется со схемной землей компьютера. Из-за этого порт является уязвимым местом компьютера, страдающим при нарушении правил подключения и заземления устройств. Поскольку порт обычно располагается на системной плате, в случае его «выжигания» зачастую выходит из строя и его ближайшее окружение вплоть до выгорания всей системной платы.

Адаптер SPP-порта содержит три 8-битных регистра, расположенных по соседним адресам в пространстве ввода-вывода, начиная с базового адреса порта BASE (3BCh, 378h или 278h).

Data Register (DR) – регистр данных, адрес=ВА5Е. Данные, записанные в этот регистр, выводятся на выходные линии Data[7:0]. Данные, считанные из этого регистра, в зависимости от схемотехники адаптера соответствуют либо ранее записанным данным, либо сигналам на тех же линиях, что не всегда одно и то же.

Status Register (SR) – регистр состояния (только чтение), адрес=ВА5Е+1. Регистр отображает 5-битный порт ввода сигналов состояния принтера и флаг прерывания: состояние готовности принтера, сигнал о конце бумаги в принтере, сигнал о включении принтера, сигнал о любой ошибке принтера и др.

Control Register (СR) – регистр управления, адрес=ВА5Е+2, допускает запись и чтение. Регистр связан с 4-битным портом вывода управляющих сигналов, для которых возможно и чтение; выходной буфер обычно имеет тип «открытый коллектор». При помощи этого регистра можно подавать такие сигналы, как сигнал аппаратного сброса принтера, сигнал на автоматический перевод строки по приему байта и возврата каретки (CR), сигнал стробирования выходных данных и др.

Перечислим шаги процедуры вывода байта по интерфейсу Centronics с указанием требуемого количества шинных операций процессора:

168

1.Вывод байта в регистр данных (1 цикл IOWR#).

2.Ввод из регистра состояния и проверка готовности устройства (сигнал Busy). Этот шаг зацикливается до получения готовности или до срабатывания программного тайм-аута (минимум 1 цикл IORD#).

3.По получению готовности выводом в регистр управления устанавливается строб данных, а следующим выводом строб снимается. Обычно, чтобы переключить только один бит (строб), регистр управления предварительно считывается, что к двум циклам IOWR# добавляет еще один цикл IORD#.

Видно, что для вывода одного байта требуется 4-5 операций ввода-вывода с регистрами порта (в лучшем случае, когда готовность обнаружена по первому чтению регистра состояния). Отсюда вытекает главный недостаток вывода через стандартный порт – невысокая скорость обмена при значительной загрузке процессора. Порт удается разогнать до скоростей 100-150 Кбайт/с при полной загрузке процессора, что недостаточно для печати на лазерном принтере. Другой недостаток функциональный – сложность использования в качестве порта ввода.

Все перечисленные недостатки помог решить стандарт на параллельный интерфейс IEEE 1284, принятый в 1994 году. Он определяет 5 режимов обмена данными, метод согласования режима, физический и электрический интерфейсы. Согласно IEEE 1284, возможны следующие режимы обмена данными через параллельный порт:

•Режим совместимости (Compatibility Mode) – однонаправленный (вывод) по протоколу Centronics. Этот режим соответствует SPP-порту.

•Полубайтный режим (Nibble Mode) – ввод байта в два цикла (по 4 бита), используя для приема линии состояния. Этот режим обмена подходит для любых адаптеров, поскольку задействует только возможности стандартного порта.

Рис. 98. Передача данных в Nibble Mode.

•Байтный режим (Byte Mode) – ввод байта целиком, используя для приема линии данных. Этот режим работает только на портах, допускающих чтение выходных данных (Bi-Directional или PS/2 Туре 1).

169